SEMICONDUCTOR DEVICE

Patent Number:

JP59154071

Publication date:

1984-09-03

Inventor(s):

NAGAKUBO YOSHIHIDE; others: 01

Applicant(s):

TOSHIBA KK

Requested Patent:

JP59154071

Application Number: JP19830028698 19830223

Priority Number(s):

IPC Classification:

H01L29/78; G11C11/40

EC Classification:

Equivalents:

Abstract

PURPOSE:To decrease the write voltage and thus make punch through difficult to generate by arranging the second gate electrode close to a channel region and the first one under the channel region. CONSTITUTION: A PROM has the first gate electrode (floating gate) 17 buried in a P type Si substrate 11 via a thermal oxide film 15. The first gate oxide film 19, a polycrystalline Si film 20 serving as the channel region, the second gate oxide film 24, and the second gate electrode (control gate) 23 wider than the first one 17 are successively formed on said electrode 17. Further, said device has a structure wherein an N<+> type source region 25 contacting the thermal oxide film 15 on the side surface of sad electrode 17 and an N<+> type drain region not contacting it are formed in the substrate 11. Since the second gate electrode 23 is close to the channel region, the voltage impressed on this control gate 23 can be a low voltage in order to invert said region.

Data supplied from the esp@cenet database - I2

HIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—154071

Mint. Cl.3

識別記号

庁内整理番号

匈公開 昭和59年(1984)9月3日

H 01 L 29/78 G 11 C 11/40

101

7514—5 F 6549—5 B

発明の数 1 審査請求 未請求

(全 5 頁)

9半導体装置

20特

图58-28698

20出 願

昭58(1983) 2 月23日

⑩発 明 者 長久保吉秀

川崎市幸区堀川町72番地東京芝浦電気株式会社堀川町工場内

⑩発 明 者 吉川邦良

川崎市幸区堀川町72番地東京芝浦電気株式会社堀川町工場内

印出 願 人 株式会社東芝

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦

外2名

明 紐 重

1. 発明の名称

半導体装置

2. 特許請求の範囲

- (2) 半導体層内に絶縁膜を介して埋込まれた 第1のゲート電極をフローティングゲート、第 2のゲート電極をコントロールゲートとしてそ れぞれ用いることを特徴とする特許請求の範囲

第1項記載の半導体装置。

- (3) 第1のゲート電極下部の半導体層内に絶 線膜を介して反転防止領域を形成したことを特 欲とする特許請求の範囲第1項記載の半導体装 置。
- (4) 半導体層に埋込まれた第1のゲート電極 周囲の絶縁膜に接する不純物領域をソース領域、 該絶縁膜に接しない不純物領域をドレイン領域 としてそれぞれ用いることを特徴とする特許請 求の範囲第1項記載の半導体装置。
- (5) ソース領域となる不純物領域に特定の電圧を印加することにより、第1のゲート電極に 蓄積された電荷を排除することを特徴とする特許請求の範囲第4項記載の半導体装置。
- (6) 半導体層が半導体基板又は絶縁基板上に形成された半導体層であることを特徴とする特許部状の範囲第1項乃至第5項記載の半導体装置。
- 3. 発明の詳細な説明

〔発明の技術分野〕

本発明は半導体装置に関し、特に PROM (Programable ROM)、そのうちでも EPROM (Erasable PROM) 及び EEPROM (Electrically Erasable PROM) のような記憶記能を有する半 導体装置に係る。

[発明の技術的背景]

従来のPROM は第1 図に示す如く、例えばP型シリコン基板1のフィールド酸化膜2により分離された島状の案子領域内に互いに低気的に分離して形成されたN+型ソース,ドレイン領域3,4間のチャネル領域上に第1 ゲート酸化膜5 を介して形成された第1 のゲート電極(フローティングゲート)6 と、この作用を第1 のゲート電極第2 ゲート絶縁膜7 を介して形成された第2 のゲート離極(コントロールゲート)8 とからなる構造を有するものである。

上述した PROM は書き込み時に第2のゲート 電極 8 に高電圧を印加することによりチャネル 領域を反転させてトランジスタをONさせ、第

〔発明の目的〕

本発明は上記欠点を解消するためになされたものであり、 書き込み電圧を低下し、 素子が微細化されてもペンチスルーを防止でき、 更に表面が平坦でかつ低電圧でも電気的消去が可能であり、 しかも簡便な方法で製造し得る半導体装置を提供しようとするものである。

[発明の概要]

上記半導体装置によれば、第2のゲート電板

1 のゲート電極 6 にキャリアを蓄積させて、このトランシスタのしきい値電圧に変動を与える ことにより特定のメモリセルに記憶機能を保持 させるものである。

[背景技術の問題点]

上述した従来の PROM には以下のような種々の問題点がある。

(i) 書き込み時には第2のゲート電極(コントトールゲート) 8 に電圧を印加し、第1のゲート電極(フローティングゲート) 6 を介してチャネル領域を反転させるため、前記電圧としては高電圧を必要とする。

(ji) 素子が微細化されてくると、 PROM に限ら ずペンチスルーが起こり易くなる。

(ii) 第1及び第2のケート電極が基板表面に積 層状に形成されており、素子領域表面が平坦で ないため、配線等の形成が困難となる。

(V)電気的に消去可能な PROM (EEPROM) では 更に構造が複雑となり、製造工程が煩雑化する。

〔発明の実施例〕

以下、本発明の実施例を第2図(a)~(h) に示す 製造方法を併記して説明する。

(j)まず、P型シリコン基板 1 1 表面に厚さ 3 0 0 Åの熱酸化膜 1 2 を形成し、更にその上に厚さ 2 0 0 0 Åの窒化シリコン膜 1 3 を堆積した。 次に、図示しないホトレジストパターンをマス クとして反応性イオンエッチング等の異方性エッチング法により、前記盤化シリコン膜13、熱酸化膜12及び基板11の一部を順次選択的にエッチング除去し、前記基板11に隣14を形成した(同図(a)図示)。

(ii) 次いで、前記 23 化シリコン膜 13 を耐酸化性マスクとして熱酸化を行ない、前記第1のゲ

膜24を形成した。つづいて、前記第2のゲート電極23をマスクとして砒素をイオン注入した後、熱処理して前記第1のゲート電極17の側面の熱酸化膜15に接するN⁺型ソース領域25及び熱酸化膜15には接しないN⁺型ドレイン領域26を形成した。つづいて、全面にCVD酸化膜27を堆積した後、コンタクトホール28,28を開孔し、更に全面にAl膜を堆積した後、パターニングしてAl配離29,29を形成し、PROMを製造した(同図(h)図示)。

製造された第2図(h)図示の PROM は、 P 型シリコン基板 1 1 内に熱酸化膜 1 5 を介して第1のゲート電極 (フローティングゲート) 1 7 が埋込まれ、この第1のゲート電極 1 7 上に第1ゲート酸化膜 1 9、チャネル領域となる多結晶シリコン膜 2 0、第2ゲート酸化膜 2 4 及び 1 のゲート 1 0 が 1 2 5 で接する N+型ソース領域 2 5 に接する N+型ソース領域 2 5

一ト電極17要面にゲート酸化膜となる熱酸化膜18を前配熱酸化膜12の膜厚よりも厚化形成した(同図(d)図示)。つづいて、前配盤化シリコン膜13を除去した後、前配熱酸化膜12及び熱酸化膜18の一部を熱酸化膜12の膜厚分エッチング除去し、第1ゲート酸化膜19を形成した(同図(e)図示)。つづいて、全面に厚さ1000%のチャネル領域となる多結晶シリコン膜20を堆積した(同図(f)図示)。

「W 次いで、通常の選択酸化法に従い、フィールド酸化度21を形成した後、前配多結晶トリコン膜20の表面に厚さ500%の第2ゲート酸となる熱酸化度22を形成した(同図を指晶シリコンを全面に多結晶シリコントで図を発出した。カートではでは、パターニングした。カートではでは、パターニングに対し、カートではでは、カートではできる。カートでは、カードではは、カードでは、カードでは、カードではは、カードではは、カードではは、カードではは、カードではは、カードではは、カードではは、カードではは、カードではは、カードではは、カードではは、カードではは、カードではは、カードでははは、カードではは、カードではは、カードでははははは、カードではは、カードではは、カードではは、カーではは、カードでははははは、カードではは、カードでははは

と、熱酸化膜16に接しない N⁺型ドレイン領域 2 6 とが形成された構造を有している。

しかして、上記 PROM によれば、第2のケート電極(コントロールゲート)23がチャネル領域に近いので、チャネル領域を反転させるためにこのコントロールゲート23に印加する電圧は従来の PROM と比較して低い電圧でよい。

また、チャネル領域の下には熱酸化膜 1 5 及び第 1 ゲート酸化膜 1 9 によって囲まれた第 1 のゲート 電極 (フローティングゲート) 1 7 が存在するので、 N⁺型ドレイン領域 2 6 からの空 乏層の拡がりを阻止することができ、ペンチスルーが起きにくく、素子の微細化に有効となる。

また、従来の PROM は基板上に 2 層のゲート 電極が積層されているのに対して、本発明の PROM ではチャネル領域上に第 2 ゲート酸化膜 2 4 を介して第 2 のゲート電極 2 3 が形成され ているだけであるので、案子領域の平坦性が良 好であり、 A& 配 線 2 9 , 2 9 の形成が容易で あり、かつ正確なパターンを形成することがで きる。

更に、通常 PROM の読み出し時・書き込み時には N⁺型ソース領域 2 5 は常時接地して使用されるが、本発明の PROM は 2 5 に特定の正の電けでなく、 N⁺型ソース領域 2 5 に特定の正の電圧を印加することにより、第1のゲート電極(フローティングケート)17 に蓄積された電荷を吸収することができ、電気的にメモリ消去可能な EEPROM として使用することができる。

をお、第2図(a)図示の工程で#14を形成した後、#14の底部に相当する悲板11にP型不純物をイオン注入法等でドープすることにより、最終的に製造されるPROMの第1のゲート電極17下部の基板11内に熱酸化膜15を介して反転防止領域を形成し、電気的特性の向上を図ることもできる。

また、上記実施例ではP型シリコン基板 1 1 を用いて PROM を製造したが、サファイア等の 絶縁基板上に形成されたシリコン層を用いても よい。

シリコン膜(チャネル領域)、23…第2のゲート電極(コントロールゲート)、24…第2ゲート酸化膜、25… N⁺型ソース領域、26…
N⁺型ドレイン領域、27… CVD 酸化膜、28… コンタクトホール、29… Al 配線。

出願人代理人 弁理士 鈴 江 武 彦

更に、上記実施例の第2図(f)図示の工程ではCVD 法によりチャネル領域となる多結晶シリコン膜20を堆積したが、エピタキシャル法により単結晶シリコン膜を堆積してもよい。また、多結晶シリコン膜20を堆積した後、レーザービーム等のエネルギービームを照射することにより結晶性の改善を図ってもよい。

[発明の効果]


以上詳述した如く、本発明の半導体装置によれば、書き込み電圧の低下、パンチスルーの防止、衰面の平坦性の向上、電気的にメモリ消去可能な素子として使用できる等顕著な効果を奏するものである。


4. 図面の簡単な説明

第1図は従来の PROM の断面図、第2図(a)~(h) は本発明の実施例における PROM を得るための製造工程を示す断面図である。

1 1 ··· P 型 シリコン基板、15 ··· 熱酸化膜、17 ··· 第1 のゲート電極(フローティングゲート)、19 ··· 第1 ゲート酸化膜、20 ··· 多結晶

第 1 図





THIS PAGE BLANK (USPTO)